「ポスト京」の試作CPUが完成、機能試験を開始

　富士通と理化学研究所は2018年6月21日、ポスト「京」スーパーコンピュータ（スパコン）に搭載するCPUの試作チップが完成したと発表した。試作チップの初期動作確認が完了し、本格的な機能試験のフェーズに入る。

 
「富士通フォーラム2018 東京」（2018年5月17〜18日、東京国際フォーラム）で公開されたCPUパッケージ

1CPU／1ノード構成のポスト京、48計算コアを1CPUに集積

　ポスト京は、2021年頃の運用開始を目標に開発が進むスパコン。理化学研究所で現在運用中のスパコン「京」の後継機とされており、京の最大100倍となるアプリケーション実行性能を達成しつつ、消費電力を京の約3倍となる30〜40MW程度に収めることを目標としている。

　ポスト京のCPUは、命令セットアーキテクチャにFP16（16ビット浮動小数点）対応のArmv8-A、SIMD拡張命令セットにArmと富士通が共同開発したSVE（Scalable Vector Extensions）を採用。京で採用していたSPARCから切り替えている。これにより、「オープンソースソフトウェアなどを含めたソフトウェア資産が広く利用」できるとしつつも、京で蓄積したプログラム資産は「リコンパイルすることで確実な移行と性能確保」を行うという。

　このCPUは48計算コアを集積し、1ノードに1CPUが搭載される。1ラックあたりのノード数は384。インターコネクトには、京で開発された6次元メッシュトーラス構成の「Tofu」に改良を加えたものを引き続き採用する。

 
ポスト「京」の主な仕様（クリックで拡大） 出典：富士通